MOSS' blog

1. 环境结构

基于西门子Veloce的UVM硬件加速验证平台，其主要覆盖IP仿真加速，SOC系统验证，应用场景功耗分析等几个方面。验证环境采用的目录结构与pioneer #1保持一致。

采用硬件加速之后，DUT运行的时间极大的缩短，相比较与VCS仿真，可提高运行速度120倍左右。

Veloce硬件平台的结构如图所示。

1.1 设计思想

硬件加速验证就是将DUT代码完全在veloce平台上运行起来，针对UVM环境做一些特定的修改，实现流程如下：

修改ASIC设计（时钟，复位，memory，PHY，PAD）

将UVM环境分割成HVL和HDL两个部分

使用Transaction Library进行HVL和HDL的通信

采用veloce综合，加速仿真

1. 环境结构

总线验证的UVM环境结构与Pioneer #1的通用结构保持一致，例化整个SOC作为DUT，在需要测试的总线接口处采用force语句加入amba vip的master和slave，同时也可以全部连接DUT，使用真实的CPU控制各个IP正常工作。

1.1 设计思想

为有效的验证总线功能与性能，采取如下策略：将绿色模块替换amba vip，将黄色的接口连接amba monitor ，白色模块（A53，DMA，DDR，SRAM以及所有的slave）采用真实的RTL，红色模块不参与测试。

1 SOC环境结构

UVM验证的核心思想是复用，分为水平复用和垂直复用，以及跨平台复用。针对SOC的验证环境，需要做到跨平台复用。

SOC验证环境与sub_system验证环境保持相同的结构。例化整个SOC作为DUT，通过force的方式来提供各模块的时钟信号，使用真实的CPU控制各个IP正常工作，使用真实的DDR仿真模型。

一个典型的SOC结构如图所示，在SOC验证中，sub_system和ip环境会监控对应端口的信号并自动做比对。

1 sub_system环境结构

UVM验证的核心思想是复用，分为水平复用和垂直复用，以及跨平台复用。针对sub_system的验证环境，需要做到垂直复用。

可复用的sub_system环境结构如图所示：

1 IP环境结构

UVM验证的核心思想是复用，分为水平复用和垂直复用，以及跨平台复用。针对IP的验证环境，需要做到水平复用。

可复用的ip环境结构如图所示：

1 自动化验证平台简介

基于Google的OpenTitan框架搭建自动化UVM验证平台，具备从IP级到子系统级，NOC总线级和SOC系统级的验证垂直复用功能。它包括四个基本组件：dv_lib，env_tool，reg_tool和sim_tool。其中dv_lib是一套基于UVM框架的basic结构和通用函数集合；env_tool是基于python语言的验证平台生成器，可以生成uvm验证框架的大部分内容，同时还可以生成具有统一结构的agent模板；reg_tool是基于python语言的自动化寄存器模型测试平台，可以根据寄存器列表excel文件生成uvm register model验证相关的类和函数；sim_tool是基于pyton语言的仿真调度平台，可以支持多种模式的仿真和日志文件分析，同时支持多线程并发操作。

1 DV Goal

1.1 功能验证

描述功能验证所使用的方法学：

基于UVM的动态仿真

基于assertion的形式验证

1.2 性能验证

描述性能验证的场景（诸如吞吐率，帧率，分辨率等等）

1.3 硬件加速（fpga/emulator平台）

描述使用硬件加速平台验证的场景（对算法效果的验证）

1.4 功耗验证

使用PTPX做功耗分析，以验证是否符合要求

Prototype Example

如下图所示，对于大型ASIC芯片原型验证，采用4颗VU440级联，使用高速serdes接口和线缆进行连接，在RTL层面完成多芯片的分割与互连。

FPGA is a powerfull hardware which can be used as ASIC prototype at the very begining of SOC projects. This document will introduce this techknowledge as following outline.

Outline

• FPGA Structure

  • LUT, BlockRAM, DSP, IO, Clock

• Prototype Flow

  • RTL modify
  • VCS simulation
  • Synplify synthesis
  • Vivado implement
  • Hardware debug

• Prototype Example

The FPGA verification system consists of image sensor, LCD display and PC running ISP tools. With this system, verification engineer can get real time image data from ISP or H264 which will improve work efficiency.

Outline

• USB3.0 board
• DPHY RX/TX Board
• USB/FPGA Protocol
• UDMA Structure
• LVDS RX/TX Structure